[blog-MT-02] - 使用 cloudflare pages 托管博客网页的静态资源
前言由于 github pages 在国内的访问速度实在是不稳定，在查询资料的时候发现 cloudflare 可以提供静态资源部署服务，并且访问速度还是不错的。所以本篇文章基于此而诞生。 部署步骤在这之前请注册 cloudflare 账号。关于账号注册本篇不再赘述，跟着提示一步步走即可，或者直接使用 github 账号登陆，登陆后验证一下邮箱就行了。 创建页面在注册好并成功登录之后，我们会来到如图所示的界面，然后根据图中箭头所示进入对应的页面。来到这个页面之后，我们点击右上角的 Create Application然后就来到了这个页面，注意要选择下方的 Get started选择从 git 导入选择你的 hexo 源码仓库，即包含文章 markdown 源码的仓库。 (注意：不是 github pages 仓库，你可以前往我图中的这个仓库查看一下：ed333a/hexo_repo)选择完毕后点击右下角的 Begining setup 蓝色按钮。之后我们会来到这个页面，相关选项已在图中表示，配置好后往下翻找到 Save and Deploy 蓝色按钮，点击保存后开始自动部...
将字库数据烧录到 Flash 芯片内的方法
本文旨在提供思路和方法，同时作为一篇开发笔记分享给大家。本文中所有的软件资源、代码等可以在 Gitee 仓库: Stm32_HZK 中获取。 本文中所使用的 Flash 芯片型号为 华邦(WINBOND) 生产的 W25Q 系列的芯片，它是一款非易失性存储芯片，通信方式支持有 SPI, Dual SPI, QUAD SPI 这三种方式。 支持的最大时钟频率为 133MHz。 GBK 汉字字符集的生成什么是 GBK 汉字字符集？GBK 汉字字符集 是一种用于表示中文字符的字符编码。它包含了所有的中文字符，每个中文字符都有一个唯一的编码值。 通俗的来讲就是所有汉字的一个集合，这个集合按照先后顺序被排列组合起来，就形成了 GBK 汉字字符集。 GBK 字符集的编码格式与 ASCII 码 不同的是，GBK 编码是一个 16 位的编码，每个汉字需要 2 个字节来表示。GBK 编码的双字节结构，具体分为: 区码 （高字节）: 范围 0x81-0xFE 位码 （低字节）: 范围 0x40-0xFE（0x7F 除外） 所以，经过计算后可以得出GBK 理论编码位置有 23940 个...
[blog-MT-01] - 博客建站过程
关于 HexoHexo 是一个基于 Node.js 编写的快速、简洁且高效的博客框架。它通过解析 Markdown 格式的源文件，结合主题模板，一键生成静态网页资源；用户可以将这些静态资源文件部署到如 Github Pages 的静态资源托管服务站点上，无需后端环境或数据库，即可拥有高性能、易于维护的个人博客站点。 配置 Node.js 环境在安装 Hexo 之前，首先要配置 Node.js 环境，前往 Node.js 中文网下载页面 下载适合你当前所使用的系统的 Node.js 安装包。 使用 Windows 10 或更高版本的系统时，通常建议 直接下载安装包 [Windows 安装包(.msi)] 进行安装，以免因 PowerShell 执行策略阻止未签名脚本运行，造成 npm 脚本无法正常执行。 安装 Hexo安装好 Node.js 后，使用以下命令来全局安装 hexo $ npm install hexo-cli -g 安装完成后，在控制台中输入以下命令后，控制台中应出现 hexo-cli 的安装版本 $ hexo -v 在此次安装过程中，我的控制台中提示了以下内容...
FPGA SPI 通信
简介在之前讲 FPGA 串口通信 的时候，有讲到过串口通信是异步通信，而 SPI 通信是一个典型的同步通信。它需要主设备驱动时钟信号线，所有数据位的发送和接收都在时钟的边沿触发，收发双方不再需要各自校准波特率，也不用起始位/停止位等操作，因此相比于异步的串口通信，这种通信方式效率更高，时序更稳定。缺点则是占用了更多的管脚，在 PCB 的布局布线上相比于串口复杂一些。 标准 SPI(四线式) 接口标准 SPI 接口采用的是四线式接线方式，有 SCLK、MOSI、MISO 以及 SS#/CS# 四根信号线。这种方式的 SPI 接口支持全双工通信，即同时接收和发送。 SCK/SCLK：SPI 的串行时钟，由主设备 (Master) 驱动。 MOSI：全称：Master Out Slave In，是标准 SPI 的一根数据线，由主机输出，从机输入 MISO：全称：Master In Slave Out，是标准 SPI 的一根数据线，由从机输出，主机输入 SS#/CS#：全称：Slave Select/Chip Select 由主机驱动的...
FPGA 实现以太网 PHY 芯片配置接口 —— MDIO 的学习与应用
前言MDIO 接口是配置以太网 PHY 芯片片上寄存器的一种通用接口，几乎所有的以太网 PHY 芯片使用的都是 MDIO 接口来配置寄存器。 接线方式 ETH_MDC: 时钟信号线，频率不大于 12.5MHz ETH_MDIO: 双向数据线主从式、半双工通信，所有通信都是由主设备发起，从设备被动响应（和 IIC 类似） 数据帧格式读数据 Preamble ST OP PHYAD REGAD TA DATA IDLE 1…1 01 10 AAAAA RRRRR Z0 DDDDDDDDDDDDDDDD Z Preamble: 前导码，由主设备发送的连续的 32 个逻辑 1，用于与从设备建立同步 ST: 数据帧的开始，固定为 2位数据 01，代表有效数据的起始位置 OP: 操作码，定义操作类型，01：写操作，10：读操作 PHYAD：5 位 PHY 芯片地址，用于选择总线上的目标 PHY 芯片 REGAD：片上寄存器地址 TA：转向域，2 位的空闲周期，用于读写方向切换；写操作：主设备持续驱动总线输出 “10”; 读操作：第一个时钟周期 MDIO 程高阻态 (主、从设...
FPGA 串口通信
简介串口，即 UART(全称 Universal Asynchronous Receiver/Transmitter，中文正式名称为通用异步收发器)，是采用串行通信方式的接口。串行通信将字节数据按比特在一条数据线上逐个传输，其特点是线路简单，但传输速度较慢。 对于传输速度要求不高的场合，如工业控制、嵌入式开发等领域，串口通信是常客。 串口通信方式UART 通信需要两根信号线来实现，分别是 TXD 和 RXD。TXD 用来发送数据；RXD 用来接收数据。在发送数据时，将并行的 8 比特数据按比特在一条数据线上逐个传输。在接收数据时，将接收到的串行数据按比特解串成并行数据。发送时低位先发。 需要注意的是，两个串口设备通信时，不能把各自的 TXD 和 RXD 直接对应相连（即 TXD 接 TXD、RXD 接 RXD），而应该交叉连接：一个设备的 TXD 接另一个设备的 RXD，同时这个设备的 RXD 接另一个设备的 TXD。具体连接方式如下图所示。 串口通信数据格式如下图所示，下图为一个字节数据 (字符帧) 的传输格式 起始位：标志着一帧数据的开始，该位固定为 0 数据位：...
ETH-04 ARP 通信协议简介及实现代码
ARP 协议简介ARP（Address Resolution Protocol，地址解析协议） 是一种根据 IP 地址 (逻辑地址) 获取 MAC 地址 (物理地址) 的 TCP/IP 协议。 在以太网环境中，设备之间的通信依赖于 MAC 地址，但上层应用通常只知道目标设备的 IP 地址。ARP 协议通过 “一问一答” 的机制，解决了 “已知 IP 地址，如何找到对应 MAC 地址“ 的问题，确保数据能够正确封装并送达目标设备。 其工作过程简述如下：主机 A 发送数据时，按照以太网帧格式封装，但将目标 MAC 地址设置为广播地址（FF:FF:FF:FF:FF:FF）。这样，局域网内所有主机都会收到该数据包。只有 IP 地址与目标匹配的主机 B 会响应，将自己的 MAC 地址发送给主机 A，从而完成地址解析。其他非对应 IP 的主机则自动忽略该广播包。 补充说明：TCP/IP 协议簇TCP/IP 是互联网的核心通信协议，它并非单一的协议，而是一个协议簇 (协议集合) ，定义了设备之间如何联网和通信。其名称来源于其中最著名的两个协议：TCP (传输控...
ETH-03 以太网帧结构介绍以及 Verilog 实现代码
什么是以太网帧以太网帧是指在网络中传输数据的基本单位。以太网帧按照一定的格式组成了以太网数据包。简单来讲，它类似于 “数据包裹(就像快递一样)”，包裹中包含了 “寄件人 (发送方 MAC 地址)”、”收件人 (接收方 MAC 地址)” 和 “包裹内容 (有效数据)”。以太网帧指的就是这个数据包本身。 理解以太网帧的组成是我们开始学习以太网 ARP、ICMP、UDP 等上层协议的基础。 以太网帧的组成 (格式)数据格式如下图所示。 前导码 (Preamble)：固定的 7 字节 0x55，二进制表现为 0 和 1 交替。 帧起始界定符 (SFD)：全称：Start Frame Delimiter。固定的 1 字节 0xD5，二进制表现为 1101_1010 目的 MAC 地址：即接收端的物理 MAC 地址，占用 6 个字节，MAC 地址从应用上可分为以下三种类型 单播地址：第一个字节的最低位为 0，比如 00:00:00:11:11:11一般用于标志唯一的设备 组播地址：第一个字节的最低位为 1，比如01:00:00:11:11:11一般用于标志同属一组的多个设备 广播地址：所...
ETH-02 RGMII 接口和 GMII 接口的互相转换
在 ETH-01 初识以太网的硬件组成 中我讲到了 RGMII 接口和 GMII 的两种数据接口。本篇则围绕这两种数据接口的互相转换展开。 前言在 FPGA 中，数据通常只在时钟的上升沿被采集。对于采用双边沿数据有效的 RGMII 接口而言，若仅使用上升沿进行采样，就会丢失下降沿所对应的数据。同理，FPGA 在输出数据时，也只能在上升沿发生变化。为解决这一问题，Xilinx 提供了 IDDR 和 ODDR 两个原语，分别用于接收和发送双边沿数据。 下方所有配图均来自 7Series FPGAs SelectIO Resources User Guide (UG471)你可以打开 DOCNav 来搜索对应的文档名称 IDDR (Input Double Data Rate)IDDR 的作用是将 RGMII 接口中的双边沿数据 (DDR) 转换为 FPGA 内部可以处理的单边沿数据，IDDR 将双边沿变化的数据通过寄存器输出到了 Q1/Q2 两个端口上，分别代表上升沿的数据和下降沿的数据。 下面是 IDDR 原语的语言模板 IDDR #( .DDR_CLK_EDGE...
ETH-01 初识以太网的硬件组成
以太网通信的硬件组成下面是一张硬件组成图例主要由 MAC (Media Access Control，媒体访问控制器) 和 PHY(Physical Layer，物理层接口) 两大部分组成。 MAC：通常由嵌入式设备（如单片机、FPGA 等）实现，负责数据的打包、寻址、CRC 校验等逻辑控制功能。 PHY：一般作为一颗独立的板载芯片，负责网络自协商、数据编解码等物理层相关工作。 通信设备之间通过 RJ45 接口进行连接。需要注意的是，接口本身不具备通信功能，仅起到连接信号的作用。 RGMII 和 GMII 接口RGMII 和 GMII 都是连接 MAC 层与 PHY 层的芯片间接口，主要区别在于引脚数量和传输效率。 GMII (Gigabit Media Independent Interface)GMII 是千兆以太网接口的完整实现，也是早期 MII 接口的升级版（MII 最高支持 100Mbps）。 数据宽度：8 位（发送和接收各 8 条数据线） 时钟频率： 1000 Mbps 模式：125 MHz 100 Mbps 模式：25 MHz 10 Mbps 模式：2.5 M...